PD脉冲压缩算法的多核处理器实现

[复制链接]
查看: 314|回复: 0

2万

主题

3万

帖子

7万

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
72345
发表于 2022-9-10 13:42:10 | 显示全部楼层 |阅读模式
目:


雅宝题库答案
****此区域为收费内容****    需支付 1 知识币后可查看,1币=0.01元查看答案


雅宝题库解析:
随着IC技术的不断发展,现代电子战对雷达性能提出了越来越高的要求,高分辨率、实时性与小型化成为未来雷达的发展方向。高分辨率与实时性使得雷达信号处理系统必须具有更强大的处理能力以应对更大的数据量,从而实现信号处理的更高的精度;而小型化的要求同时也限制了雷达信号处理系统的体积,使雷达系统具有较低的功耗并且提高其适应环境的能力。PD脉冲压缩雷达结合了PD与脉冲压缩体制两者的优点,兼顾了系统的距离与速度分辨力。由于高分辨力对于雷达处理机的处理能力提出了很高的要求,因此现有的雷达处理机往往由多个处理核心甚至于多个板卡并行处理以实现。近年来,数字信号处理器已经发展到内置多个核心的阶段,处理器内部已经可集成几十甚至上百个处理核心,因此,以多核处理器作为雷达处理机的处理核心来实现雷达实时信号处理成为一个极富意义的课题,本文的研究内容也是针对此而展开。本文首先设计实现了一款基于3片ADSP-TS201S处理器的雷达信号处理系统。其实现了PD脉冲压缩雷达的经典算法,包括脉冲压缩、相参积累与CFAR(恒定虚警率检测)。本文以流水线的形式将算法分别映射到3片DSP中,实现了高效的并行处理。其次,本文将同样的算法映射到具有448个处理核心的GPU(Graphic Processing Unit)NVIDIA Fermi GTX470中。对于多核处理器,如何将算法拆分,并将其映射到多个核心中,这是多核处理器区别于通常DSP的关键所在,也是难点所在,同时,由于多个处理核心同时访问内存可能带来的竞争访问现象也提升了算法优化实现的复杂度。本文在GPU中实现了上述算法并采取了众多针对多核处理器的优化手段以提升系统的处理性能,最后并与以3片ADSP-TS201S为处理核心的系统的处理性能做出了详细的对比,分析了两种系统的处理性能与实时性。最后,本文针对Tilera公司出品的64核Tile64,提出了PD脉冲压缩算法的解决方案,为未来的研究指明了一定的方向。





上一篇:面向应用的强身份鉴别机制研究与应用
下一篇:分布式区域增强系统的电离层研究
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩课程推荐
|网站地图|网站地图