32位CPU存储器控制器

[复制链接]
查看: 163|回复: 0

2万

主题

3万

帖子

7万

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
72345
发表于 2024-1-18 11:32:35 | 显示全部楼层 |阅读模式
目:


雅宝题库答案
****此区域为收费内容****    需支付 1 知识币后可查看,1币=0.01元查看答案


雅宝题库解析:
随着集成电路行业的不断发展,人们生活中已经被数字产品所占据。无论你出现在哪里,身边都会随手找到数字电路所组成的电子产品。但是无论是哪个领域的数字产品,其CPU都是核心中的核心。大致可以用CPU的主频将其分为三类:服务器级,个人PC级,和嵌入式开发级。无论是哪个级别的应用CPU都是国外公司的,虽然可以购买,但仍严重受制于别人。所以我国于前几年启动了高性能CPU计划,希望能够研发出属于国人自己的CPU,基于这一计划,国内众多大学、研究所、以及有愿望的集成电路企业都纷纷研制其自主品牌的CPU芯片。本设计课题便是在这种大环境下产生,意在设计出一块40~100M主频的低端CPU内部数据总线和各个模块之间数据接口。将CPU内部各部分进行有机的连接,最终和其他研究人员所研究的各个模块进行整体结合,做出一块可以符合低端需求CPU芯片。本设计采用Forth指令集中的基本传输指令为设计基础,对开发之中所需要用的基础知识做了介绍,对指令的硬件需求进行详细分析,设计出可以完成其指令集功能的硬件逻辑。主要采用模块化的设计思想数据通路进行了设计,用Verilog HDL语言作为基本设计功能描述语言,采用Xilinx ISE和Visual Elite为开发平台,用Modelsim进行代码仿真,并在相应的开发平台上对功能进行了测试,从而完成了整个设计。

天涯海角也要找到Ni:32位CPU存储器控制器





上一篇:基于Android系统的Push平台的设计与实现
下一篇:基于BREW平台的FC游戏模拟器的设计与实现
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩课程推荐
|网站地图|网站地图