|
|
数字电子电路形考作业1答案
"题目1：十进制数（127.0625）10换算成二进制数，正确结果是（ ）。
: （1011101.0011）2
; （1111111.0001）2
; （11101.101）2"
"题目2：将二进制数（101011.101101）2转换成十进制数，正确结果是（ ）。
: （43.703125）10
; （45.839844）10
; （44.839125）10"
"题目3：将二进制数（100110.100111）2转换成十六进制数，正确结果是（ ）。
: （46.47）16
; （26.9C）16
; （92.97）16"
"题目4：经证明，等式（ ）正确。
: ; ;"
"题目5：在下列真值表中，A、B为输入逻辑值，（ ）列的输出结果有误。
A
B
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
1
1
1
0
1
: ; ;"
"题目6：题图所示电路能够实现（ ）逻辑关系。
: 或
; 与
; 与或非"
"题目7：对于TTL电路，0.7V的输入电压为（ ）输入。
: 高电平
; 低电平
; 不能确定"
"题目8：在门电路的电气特性中，将输出电压急剧上升或下降所对应的（ ）称为阈值电压。
: 开启电压
; 输入电压
; 输出电压"
"题目9：对于TTL电路，当本级门电路输出高电平时，输出端电流（ ）。
: 向外流出，电路带拉电流负载
; 向内流入，电路带灌电流负载
; 不确定"
"题目10：OC门“线与”连接并正常工作的前提是（ ）。
: 电路输出端只需一个外接负载电阻
; 电路输出端需要外接电源
; 每个OC门分别接一个负载电阻"
"题目11：CMOS电路多余输入端（ ）。
: 不能悬空
; 不确定
; 能悬空 "
"题目12：题图所示逻辑电路逻辑关系是（ ）。
: ; ;"
题目13：将十进制小数转换成其他进制数时，应把小数部分乘以新进制的基数（如二进制的基数为2），把得到的整数部分作为新进制小数部分的最低位。（ ）
题目14：逻辑函数可以用真值表、逻辑表达式和逻辑电路图来表示，也可以用卡诺图表示，但卡诺图与其他形式不能相互转换。（ ）
题目15：波形图用于反映逻辑变量之间随时间变化的规律，能够方便直观地表现输入变量的逻辑关系。（ ）
题目16：门电路的带负载能力用扇出系数表示，它通常由门电路输出低电平时的带负载能力决定。（ ）
题目17：三态门是能够实现“线与”的逻辑门，当它处于高阻态时，输出端与电路连接断开。（ ）
题目18：CMOS门电路在输入端和输出端的反相器，起到缓冲隔离和规范逻辑电平的作用。（ ）
题目19：CMOS反相器的噪声容限大于TTL门电路的噪声容限，所以抗干扰能力也比TTL电路强。（ ）
题目20：CMOS电路多余输入端不能悬空，TTL门电路的多余输入端可以悬空，悬空端相当于逻辑高电平。（ ）
"题目21：（1）根据题意列出真值表，正确结果为（ ）；
(c)
: 真值表（c）
; 真值表（a）
; 真值表（b）"
"题目22：（2）按最小项列出正确的逻辑表达式为（ ）；
: ; ;"
"题目23：（3）正确是最简逻辑表达式为（ ）。
: ; ;"
"题目24：（1）该电路为一个门电路连接较多门电路作为负载的结构形式，该电路应该优先选用（ ）；
: 两者均可
; TTL门电路
; CMOS门电路"
"题目25：（2）该电路以静态工作状态为主，若考虑功耗因素应选用（ ）。
: 两者均可
; TTL门电路
; CMOS门电路"
数字电子电路形考作业2答案
"题目1：由组合逻辑电路的功能特点可知，任意时刻电路的输出( )。
: 仅取决于电路过去的输出状态
; 与该时刻输入状态和电路过去的输出状态均有关
; 仅取决于该时刻的输入状态"
"题目2：下列消除竞争冒险的方法中，( )是错的。
: 引入时钟脉冲
; 在逻辑设计时增加冗余项
; 接入滤波电容"
"题目3：普通二进制编码器的输入变量中，任何时刻( )。
: 均可多个被编对象有输入，但只对优先级别最高的进行编码
; 仅有一个被编对象有输入，其他均没有输入
; 均可多个被编对象有输入，它们共同确定编码结果"
"题目4：三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（ ）是错误的。
: 图（c）
; 图（b）
; 图（a）"
"题目5：下列三个逻辑电路框图中，（ ）是译码器。
: 图c
; 图a
; 图b"
"题目6：16选1数据选择器应该有( )个数据输入端。
: 16
; 8
; 4"
"题目7：由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态( )。
: 仅取决于现在的输出状态
; 不仅取决于输入信号，还与输入信号作用前的现态有关
; 仅取决于电路的输入信号"
"题目8：主从触发器在每个CP脉冲周期，( )。
: 主触发器的输出状态可能改变多次，但从触发器只能改变一次
; 主触发器只能改变一次，但从触发器的输出状态可能改变多次
; 主触发器和从触发器的输出状态都只能改变一次"
"题目9：由RS触发器的真值表可知，它的状态方程和约束条件是（ ）。
R
S
0
0
0
1
1
1
0
0
1
1
不允许
: ; ;"
"题目10：为了把串行输入的数据转换成并行输出的数据，可以使用( )。
: 数据选择器
; 移位寄存器
; 计数器"
"题目11：与同步时序电路相比，异步时序电路的主要缺点是( )。
: 抗干扰能力差
; 速度慢
; 功耗大"
"题目12：N个触发器可以构成最大计数长度为( )的计数器。
: 2N
; N
; N2"
题目13：组合逻辑电路符合逻辑关系的最简电路形式不会发生竞争冒险现象。( )
题目14：多位数值比较器在比较两个多位数的大小时，遵循先低位比较后高位的比较原则，只有在低位相等时，才需要比较高位。
题目15：CMOS结构的组合逻辑越来越多被采用，是因为CMOS电路耗电量低。（ ）
题目16：若系统中既有数字电路也有模拟电路，印刷电路板应分别设置接地线再合并接地。（ ）
题目17：触发器虽然也是由门电路构成，但它与组合逻辑电路不同，具有逻辑状态的记忆功能。( )
题目18：将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（ ）
题目19：当D触发器的现态时，为使每个CP脉冲该触发器翻转一次，D端应接至。（ ）
题目20：由M进制集成计数器构成N进制计数器，当M＜N时一般采用清零法或置位法，当M＞N时则适合采用级联法。（ ）
"题目21：（1）该电路最简与或形式的逻辑表达式是（ ）。
: ; ;"
"题目22：（2）经分析，该电路具有（ ）功能。
: 单、双数判断
; 表决
; 四舍五入"
"题目23：分析图2-4所示电路的逻辑功能。在下列选项中选择正确答案填入空内。
（1）该电路使用的触发器是（ ）。
: 主从JK触发器
; 上升沿触发的边沿JK触发器
; 下降沿触发的边沿JK触发器"
"题目24：（2）分析可知，该电路为（ ）。
: 状态图如图2-5（a）所示，不能自启动五进制同步计数器，
; 状态图如图2-5（c）所示，能自启动六进制同步计数器，
; 状态图如图2-5（b）所示，能自启动五进制同步计数器，"
"题目25：（3）在CP脉冲的作用下，该电路时序图为（ ）。
: 图2-6（c）
; 图2-6（a）
; 图2-6（b）"
数字电子电路形考作业3答案
"题目1：单稳态触发器与多谐振荡器在状态的区别是（ ）。
: 前者没有稳态，后者有两个稳态
; 前者只有一个稳态，后者没有稳态
; 前者没有稳态，后者只有一个稳态"
"题目2：石英晶体多谐振荡器的突出优点是（ ）。
: 速度快
; 价格便宜
; 振荡频率稳定"
"题目3：为了将正弦信号转换成脉冲信号，信号频率不变，可以采用（ ）。
: 多谐振荡器
; 施密特触发器
; 单稳态触发器"
"题目4：555定时器的阈值为（ ）。
: ; ;"
"题目5：在A/D转换器和D/A转换器中，衡量转换精度通常用（ ）。
: 分辨率和转换误差
; 转换误差
; 分辨率"
"题目6：下列三种A/D转换器中，（ ）的转换速度最快。
: 并行比较型
; 逐次比较型
; 双积分型"
"题目7：某自动控制系统中，微机与执行部件之间的接口电路应采用（ ）。
: 施密特触发器
; D/A转换器
; A/D转换器 "
"题目8：RAM是由存储矩阵、地址 ( )和读/写控制电路三部分组成的。
: 译码器
; 编码器
; 分配器"
"题目9：只能读出不能改写，信息可永久保存的半导体存储器是（ ）。
: PROM
; ROM
; EPROM"
"题目10：利用双稳态触发器存储信息的RAM称为（ ）。
: DRAM
; 闪存
; SRAM "
"题目11：某ROM电路有8根地址线，4根数据线，该ROM电路的容量为( )。
: 256×4
; 512×4
; 1024×4"
"题目12：下列PLD芯片中，与阵列、或阵列均为可编程的是( )器件。
: PAL
; PLA
; GAL"
"题目13：图2-6所示阵列逻辑电路的逻辑函数表达式是（ ）。
: ; ;"
题目14：单稳态触发器的输出脉冲宽度仅取决于电路本身的充放电时间参数，而与输入触发脉冲无关。( )
题目15：多谐振荡器不需要外加输入信号，只要接通电源就能通过自激产生振荡波形，所以它也是一种正弦波振荡器。( )
题目16：555定时器是一种用途极广泛的集成电路，包括双极型和CMOS型产品的所有型号最后三位数码都是555，外部引脚的排列完全相同。( )
题目17：D/A转换器的转换精度与电阻网络的元件参数误差有关，与基准电压的稳定性无关。( )
题目18：若逐次逼近型A/D转换器的输出为N位数字量，进行一次A/D转换至少需要经过N+2个CP周期才能完成。( )
题目19：A/D转换器的相对误差≤±LSB/2，表明实际输出的数字量与理论值的误差小于最低位的半个字。( )
题目20： RAM是由存储矩阵和地址译码器两部分组成的。( )
题目21：SRAM是利用MOS管栅极电容存储电荷效应的半导体存储器。( )
题目22：用4片256×4位RAM芯片，可扩展成512×8位的RAM存储系统。( )
题目23：PAL器件中，与阵列和或阵列是电路的核心，不同的芯片输出结构差异很大。( )
题目24：产品研制过程中需要不断修改的中、小规模逻辑电路，不适合选用GAL芯片。( )
题目25：FPGA由可编程逻辑快、可编程I/O模块和可编程内连线三部分组成。( )
实验1 逻辑门电路功能测试
实验1 逻辑门电路功能测试
温馨提示：进行试验操作之前，您可能需要先了解一下电路仿真软件Multisim
实验目的
1．熟悉常用逻辑门电路的功能。
2．了解集成电路引脚排列的规律及其使用方法。
实验仪器与设备
1．数字电路实验箱。
2．数字万用表。
3．集成电路芯片74LS08、74LS32、74LS04、74LS00及74LS86各一片。
实验原理
1. 三种基本逻辑运算
（1）与运算
与运算逻辑表达式可以写成Y = A·B、Y= A·B·C、……，与运算的逻辑关系也就是与逻辑。与逻辑可以用图1-1所示开关电路来理解，它的状态组合见表1-1。
表1-1 与逻辑开关的状态组合
开关A 开关B 灯
断 断 灭
断 通 灭
通 断 灭
通 通 亮
图1-1 与逻辑开关电路
与逻辑开关的状态组合还可以用逻辑变量代替电路的状态组合的，这种表示形式就是真值表。与逻辑真值表见表1-4。与逻辑在数字电路中可以用图1-2所示符号表示。
表1-2 与逻辑真值表
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
图1-2 与逻辑符号
（2）或运算
或运算逻辑表达式可以写成Y = A+B、Y = A+B+C、……，或运算的逻辑关系也就是或逻辑。或逻辑可以用图1-3所示开关电路来理解，它的状态组合见表1-3。
表1-3 与逻辑开关的状态组合
开关A 开关B 灯
断 断 灭
断 通 亮
通 断 亮
通 通 亮
图1-3 或逻辑开关电路
同样，或逻辑开关电路的几种状态组合也可以用真值表来表示其逻辑关系。在数字电路中，或逻辑的电路符号见图1-4所示。
表1-4 与逻辑真值表
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
图1-4 或逻辑符号
（3）非运算
逻辑表达式是Y=A，非运算的逻辑关系也就是非逻辑。非逻辑开关电路只有表1-5所示两种状态组合。
表1-5 非逻辑开关的状态组合
开关A 灯
断 亮
通 灭
图1-5 非逻辑开关电路
同样，非逻辑的真值表和逻辑电路符号如表1-6和图1-6所示。
表1-6 与逻辑真值表
A Y
0 1
1 0
图1-6 非逻辑符号
2. 常用复合逻辑运算
几种常用的复合逻辑运算见表1-7所示。
表1-7 常用复合逻辑运算及其电路符号
实验内容与步骤
1．与逻辑功能测试
图1-7所示芯片74LS08为四2输入与门。图中管脚7为接地端，管脚14为电源端，管脚1、2为两个与输入端，它的输出端是管脚3，同样管脚4、5为输入端，管脚6为它的输出端，以此类推。
图1-7 74LS08管脚图
（1）打开数字电路试验箱，选择芯片74LS08并按图1-7所示接线，将其中任一门电路的输入端接逻辑开关，它的输出端接发光二极管。
（2）按表1-8要求完成实验，每改变一次输入开关状态，观察并记录输出端的状态。
表1-8 74LS08功能测试
输入状态 输出状态
UA UB Y
0 0
0 1
1 0
1 1
0 悬空
1 悬空
悬空 0
悬空 1
悬空 悬空
2．或逻辑功能测试
图1-8所示芯片74LS32为四2输入或门。图中管脚7为接地端，14为电源端，管脚1、2为两个或输入端，它的输出端是管脚3，同样管脚4、5为输入端，管脚6为它的输出端，以此类推。
图1-8 74LS32管脚图
（1）打开数字电路试验箱，选择芯片74LS32并按图1-8所示接线。
（2）按表1-9要求完成实验，每改变一次输入开关状态，观察并记录输出端的状态。
表1-8 74LS32功能测试
输入状态 输出状态
UA UB Y
0 0
0 1
1 0
1 1
0 悬空
1 悬空
悬空 0
悬空 1
悬空 悬空
3．非逻辑功能测试
（1）用电脑或手机打开网络搜索引擎，查到芯片74LS04功能和管脚图。
（2）打开数字电路试验箱，选择芯片74LS04连接一个非逻辑功能测试实验电路。
（3）按表1-9要求完成实验，观察并记录输出端的状态。
表1-9 74LS32功能测试
输入状态UIN 输出状态Y
0
1
悬空
4．与非逻辑功能测试
（1）用电脑或手机打开网络搜索引擎，查到芯片74LS00功能和管脚图。
（2）打开数字电路试验箱，选择芯片74LS00连接一个与非逻辑功能测试实验电路。
（3）按表1-10要求完成实验，观察并记录输出端的状态。
表1-10 74LS00功能测试
输入状态 输出状态
UA UB Y
0 0
0 1
1 0
1 1
0 悬空
1 悬空
悬空 0
悬空 1
悬空 悬空
5．异或逻辑功能测试
（1）用电脑或手机打开网络搜索引擎，查到芯片74LS86功能和管脚图。
（2）打开数字电路试验箱，选择芯片74LS86连接一个异或逻辑功能测试实验电路。
（3）按表1-11要求完成实验，观察并记录输出端的状态。
表1-11 74LS86功能测试
输入状态 输出状态
UA UB Y
0 0
0 1
1 0
1 1
1．集成电路的输入端悬空，在逻辑上相当于输入低电平还是高电平？
2．利用与非逻辑集成芯片74LS00能否实现与运算功能？为什么？
实验2 组合逻辑电路设计
实验2 组合逻辑电路设计
温馨提示：进行试验操作之前，您可能需要先了解一下电路仿真软件Multisim
实验目的
1．掌握组合逻辑电路的特点。
2．掌握小规模集成电路设计组合电路的方法。
实验仪器与设备
1．数字电路实验箱。
2．数字万用表。
3．TTL集成电路74LS10三输入三与非门2片。
实验原理
1．组合逻辑电路特点
（1）功能特点：电路的输出状态只与当前的输入信号有关，与电路原来的状态无关。或者说，当输入变量取任意一组确定的值以后，输出变量的状态就唯一地被确定。
（2）结构特点：
① 电路不包含具有记忆（存储）功能的元件或电路。
② 电路不存在反馈回路。
2. 组合逻辑电路的设计
根据给出的实际逻辑问题，设计出能实现这一逻辑功能的最简组合逻辑电路。组合逻辑电路设计的一般步骤如下：
（1）根据给出的实际问题进行逻辑抽象，确定变量，并进行逻辑赋值。
（2）列出真值表。
（3）写出逻辑函数表达式，需要时采用代数法或卡诺图法进行化简。
（4）选择合适的器件实现逻辑功能，画出逻辑图。
组合电路的设计分为：SSI设计和MSI设计，SSI设计的基本单元电路为门电路，MSI设计的基本单元电路为中规模集成电路。
实验内容与步骤
1．设计题目
用与非门设计一个表决电路。要求电路有三个输入端，当输入信号中有两个高电平时，输出才为高电平，否则输出为低电平。
2．设计步骤
（1）根据设计要求建立该逻辑函数的真值表
设三人的意见为变量A、B、C，表决结果为函数F。对变量及函数进行如下状态赋值：对于变量，表示同意为逻辑“1”，不同意为逻辑“0”，对于逻辑函数F，事情通过为逻辑“1”；不通过为逻辑“0”。由此列出真值表如表2-1所示。
表2-1 表决电路真值表
（2）由真值表写出逻辑表达式：F=ABC+ABC+ABC+ABC
（3）逻辑表达式化简
用卡诺图化简法进行化简。将上面得到的逻辑函数填人卡诺图，合并最小项后可得最简逻辑表达式为
F=AB+BC+AC
（4）画出用与非门实现三变量表决的逻辑图
为了使用与非门实现三变量表决，上述最简逻辑表达式必须变换成所有变量之间均为与非关系的逻辑式。由逻辑代数的基本定律反演律A+B=AB可得：
由此可画出如图2-1所示的三变量表决电路。
图2-1 三变量表决电路
3. TTL集成电路74LS10两三输入与非门引脚图如图2-2所示。
按图2-1接好电路。
图2-2 74LS10引脚图
4．改变电路输入状态，记录结果并判断结果是否正确。
1．如何处理集成电路多余输入端？
2．应用小规模集成电路设计组合逻辑电路，应该注意哪些主要问题？
实验4 555定时器的应用
实验4 555定时器的应用
温馨提示：进行试验操作之前，您可能需要先了解一下电路仿真软件Multisim
实验目的
1．掌握555集成定时器的功能及使用方法。
2．掌握用555集成定时器构成多种应用电路的方法。
实验仪器与设备
1．数字电路实验箱。
2．双踪示波器。
3．数字万用表。
4．555定时器2片。
5．电阻、电容、发光二极管、扬声器若干。
实验原理
555定时器是一种数字、模拟混合型多用途的中规模集成电路，该器件只需外接少量的阻容元件就可以构成多谐振荡器、单稳态触发器和施密特触发器，在波形的产生与变换、测量与控制、家用电器与防盗报警等多领域都有广泛的应用。555器件有双极型和CMOS型两大类，其结构与工作原理类似，工作电源电压很宽。双极型定时器的电源电压范围为5~16V，最大负载电流可达到200mA；CMOS定时器的电源电压范围为3~18V，最大负载电流小于4mA。
555定时器的引脚图如图4-1所示，图中GND为接地端，TR为低电平触发端，uo为输出端，RD为复位端，Vco为控制电压端，TH为高电平触发端，DISC为放电端，Vcc为正电源端。功能说明见表4-1所示。
图4-1 555定时器引脚图
表4-1 555功能表
由555定时器组成的多谐振荡器、单稳态触发器、施密特触发器分别如图4-2（a）、（b）、（c）所示。图4-2（a）中，调节多谐振荡器电路中的可变电阻Rw，可产生脉宽可变的矩形波输出，其周期T≈0.7（R+2Rw）C；如（b）中，输入端UI加入一个负跃变的窄脉冲，则在输出端UO输出一个延时的正脉冲；图（c）中，输入端UI输入三角波（或正弦波、其他不规则的波形）则在输出端输出一个矩形波。
图4-2 555定时器组成的基本应用电路
利用两片555定时器可构成一个如图4-3所示的声光报警电路。该电路由两个555多谐振荡器组成，第一个为低频多谐振荡器，输出端连接发光二极管，闪光频率为1~2Hz。第二个振荡器输出接扬声器，产生1KHz音频信号。电路中，第一个振荡器的输出UO（3脚）接到第二个振荡器的复位端RD（4脚）。当第一个振荡器输出高电平时，由于复位信号RD=1，第二个振荡器不受复位信号影响而振荡；当第一个振荡器输出低电平时，第二个振荡器则停振。这样，扬声器将发出间隙声响。
图4-3 555定时器组成的声光报警电路
实验内容与步骤
1．555定时器的功能测试
将555定时器插入集成芯片插座。复位端RD（4脚），高电平触发端TH（6脚）和低电平触发端TR（2脚）分别接开关，输出端UO（3脚）接发光二极管，用万用表测量放电端状态（7脚）的状态，控制端（5脚）接一个0.1pF电容到地。按表4-2测试555定时器的功能。
表4-2 测试555定时器
2. 555定时器的应用电路连接与测试
（1）多谐振荡器
① 按图4-2（a），连接由555定时器组成的多谐振荡器。
② 输出端UO接示波器并接一发光二极管，检查无误后，接通电源。
③ 调节可变电阻Rw的值，可从示波器上观测脉冲波形的变化，也可看到发光二极管闪烁的变化。记录输出波形频率为1kHz时的幅值。
实验完成后该电路不要拆，留做单稳态实验的信号源。
（2）单稳态触发器
① 按图4-2（b），连接由555定时器组成的单稳态触发器。
② 用多谐振荡器的输出作为单稳态的输入，单稳态的输出端UO接示波器，检查无误后，接通电源。
③ 调节多谐振荡器的Rw，使低电平的脉冲宽度Tw较窄。
④ 用示波器观测单稳态触发器的输出波形，测出脉冲宽度T，并与理论值比较。
（3）声光报警电路
① 按图4-3，连接由555定时器组成的声光报警电路。
② 检查接线无误后，接通电源。观察指示灯和扬声器的工作情况。
③ 用示波器观察并记录输出波形UO1和UO2。
实验报告要求
1．实验目的、内容。
2．整理实验线路、实验数据，画出各实验波形。
3．分析脉冲宽度Tw理论值和实验测试值的误差为多少？
1．多谐振荡器的振荡频率主要由哪些元件决定？
2．如何构成一个占空比可调的多谐振荡器？画出电路，分析其工作原理。
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有帐号？立即注册
x
上一篇：电大国家开放大学-色彩网上在线形考任务作业非免费参考答案下一篇：电大国家开放大学-数字色彩网上在线形考任务作业非免费参考答案
|
发表于 2024-2-24 09:48:37
中发现Ni：
中发现Ni：
中发现Ni：
中发现Ni：
中发现Ni：
中发现Ni：
QQ登录
