图像编码算法的快速实现及VLSI结构研究

admin · 发表于 3 小时前

题目：

雅宝题库答案：

****此区域为收费内容**** 需支付 1 知识币后可查看，1币=0.01元查看答案

雅宝题库解析：
由于图像信息数据量大和通信带宽的限制，为了实时传输图像必须进行图像压缩。从目前的研究结果来看，基于小波变换的图像压缩方法依旧是解决高倍压缩题目的有效途径。小波压缩算法复杂度很高，不利于硬件的流水和并行处理，且需要较大的临时存储空间，目前的绝大多数研究针对完整的JPEG2000标准，灵活性较差。硬件器件中，FPGA较其它硬件具有并行处理力度大、处理速度快且不失灵活性等优势。为此本文在确定基本硬件实现形式的前提下，优化现有算法软件结构、协同好软硬件之间的差异，利用FPGA平台对压缩算法中的核心模块进行VLSI结构设计。主要研究工作包括以下几方面：(1) 设计了一种易于硬件实现的小波变换VLSI结构CDF9/7小波的系数太复杂，不利于快速实现。在构造含参双正交提升小波模型的基础上，利用能量集中性法则，设计迭代搜索算法，提出一种构造有理数小波基的通用优化方法，其优化结果的压缩性能与CDF9/7小波相当，且适合移位操作。新小波基在硬件实现时可用一次移位和加法运算代替乘法运算，运算量仅为原来的25%，且无需考虑位长对精度的影响。一维小波4级流水架构已通过FPGA验证，与同类设计相比，减少一半的资源消耗量，并且提高系统的工作频率。(2) 设计了基于“共享列”扫描的位平面编码模块数据操作量大是位平面编码的重要特点，为实现高效的位平面编码模块，本节首先在兼顾处理速度和效果的情况下，对算法流程进行了分析取舍，着重从去除扫描冗余和增加编码的并行度这两点进行加速处理，设计了硬件利用率较高的按“共享列”并行方式，并且以“5 4”型滑动窗口为核心部件在FPGA芯片上实现了对应的硬件结构。该模块可通过一次扫描完成一列四个样本的编码。与此同时，本文充分利用位平面产生的最高有效位数据，改变了标准的熵值计算法，提出简化的“相对熵”计算法，再结合小波变换多级分解后的子带能量分布特点，设计出简单有效的编码截断方式。(3) 设计了分离式混合流水MQ编码器算术编码具有典型的反馈环路结构，长期以来是困扰压缩速度的瓶颈之一。本文提出一种新型的分离式并行架构，结构简单合理，FIFO管道的引入可支持异步流水电路，状态机的动态优化策略有效的防止了流水的阻塞，复杂环路逐层分解的方法显著降低了编码的反馈效应。整个系统已经通过FPGA验证，最高工作频率可达233MHz，同等频率下，加速比是串行结构的3.3倍，系统的吞吐率与其它同类结构相比也有提升。综合速度、面积和实现复杂性等多种因素，本文所提出的MQ编码VLSI结构具有很好的应用前景。另外，本文根据位平面编码和算术编码两模块之间的接口、操作特点、吞吐率等方面的差异，进行了有效的集成，体现出更强的实用性。(4) 研究了多位并行的算术编码器多位并行可进一步扩充算术编码的吞吐能力。本文利用“虚拟滑动窗口”思想，根据“窗口”内部不同的并行关系分解出三种不同的并行算法，详细阐述了不同算法对应的整体架构和关键部件，对三种并行结构的设计结果进行比较分析，为不同场景下的大规模应用提供依据。MPS半并行主要受到软件优化中“循环展开”的启发，利用部分编码无需归一化和不改变编码索引的特征进行并行编码。MPS全并行编码利用算术编码中的概率统计规律略掉部分MPS符号从而达到加速目的，此法会对压缩效率产生一定的影响。本文首先从理论上分析了窗口并行度、压缩倍率、压缩效率三者之间的关系，并通过大量试验进行证明：并行度为2的算法较其它并行度算法在编码效率和编码速度上都能达到更好的效果。全并行MQ编码的设计重点是尽量降低编码的复杂度，采取的优化措施有：基于多级数选的编码区间；超前更新的扩展概率表；分段C输出环路的级联。

图像编码算法的快速实现及VLSI结构研究

天涯海角也要找到Ni：图像编码算法的快速实现及VLSI结构研究

QQ微信同步：1144766066。

服务

网站

战略合作