福建师范大学2021年8月课程考试《EDA技术》作业考核试题

bb20920d · 发表于 2021-7-29 12:11:01

《EDA技术》期末考试A卷
姓名：                   专业：
学号：                   学习中心：

 成绩：

第一题：填空题（每题3分，共30分，）
1.       EDA技术的发展分为             、       和___________三个阶段。
2.       EDA的设计输入主要包括          、       、       。
3.       当前最流行的并成为IEEE标准的硬件描述语言包括： _____和    。
4.       有三种端口类型，分别是       、___    _和          。
5.       输入和双向端口不能声明为                      型。
6.       在常量表达示中，二进制是用    字母表示，八进制是用    字母表示，十六进制是用    字母表示。
7.       宽度为1位的变量称为       ，如果在变量声明中没有指定位宽，则默认为       。线宽大于1位的变量(包括net型和variable型)称为          。
8.       表达式：8`h55&&8`haa 的值为    ，表达式：8`h55 & 8`haa的值为多少       。
9．语句 out=sel?inl:in0; 表示的意义是：             。
10．语句{3{a,b}} 表示的意义是：                         。
第二题：更多答案下载：雅宝题库QV同步1144766066网（www.ybaotk.com）（每题5分，共20分）
1.       什么是IP复用技术?IP核对EDA技术的应用和发展有什么意义?
2.       基于FPGA/CPLD的数字系统没计流程包括哪些步骤?
3.       说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路?
4.       阻塞赋值和非阻塞赋值有什么本质的区别?
第三题：程序分析题（每题15分，共30分）
1.       分析程序并画出逻辑电路图及逻辑表达式：
module AOI(A,B,C,D,F);
input A,B,C,D;
output F;
wire A,B,C,D,F;
assign F=~((A&B) | (~(C&D)));
endmodule
2.       详细分析下面程序功能：
module count(out,data, load, reset,clk) ;
input load,clk,reset;
input[7:0]  data;
output[7:0]  out;
reg[7:0]  out;
always @  (posedge clk)
begin
      if ( !reset) out<=8'h00 ;
else if (load)  out<=data;
else          out<=out+1 ;
end
endmodule
第四题：设计题（每题20分，共20分，请在主观题区答题）
用Verilog HDL设计一个74138的译码器电路。

福建师范大学2021年8月课程考试《EDA技术》作业考核试题

天涯海角也要找到Ni：福建师范大学2021年8月课程考试《EDA技术》作业考核试题

相关帖子

QQ微信同步：1144766066。

服务

网站

战略合作